本发明提供一种SONOS结构及制造方法,通过CVD气相沉积形成富Si和/或富Ge的SiGeN层,并等离子体氧化处理富Si和/或富Ge的SiGeN层的顶层形成纳米晶粒层,从而以未经处理的SiGeN层和纳米晶粒层作为电荷捕获层,得到了硅衬底-第一氧化层-SiGeN层-纳米晶粒层-第二氧化层-多晶硅的堆叠结构,一方面通过富Si和/或富Ge的SiGeN层,增大电荷捕获陷阱密度和各层界面势垒高度,增强电荷捕获层内部自建电场,提高电荷捕获和保持性能,抑制保持电荷损失;另一方面采用纳米晶粒层的纳米晶粒作为电荷捕获点,其能带隙较小,阱位置较稳定,使得纳米晶粒层捕获的电荷不易失去,具有较高的电荷捕获和保持能力。
1.一种SONOS结构的制造方法,其特征在于,包括:提供硅衬底,在所述硅衬底上依次沉积第一氧化层,富Si和/或富Ge的SiGeN层;等离子体氧化处理所述富Si和/或富Ge的SiGeN层顶层,并进行快速退火处理所述等离子体氧化处理所述富Si和/或富Ge的SiGeN层顶层ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="308"/>的厚度;在所述富Si和/或富Ge的SiGeN层上依次沉积第二氧化层和多晶硅层;刻蚀所述多晶硅层,第二氧化层,富Si和/或富Ge的SiGeN层和第一氧化层,形成SONOS复合栅结构。
2.如权利要求1所述的SONOS结构的制造方法,其特征在于,所述富Si和/或富Ge的SiGeN层采用CVD气相沉积工艺或热炉沉积工艺形成。
3.如权利要求1所述的SONOS结构的制造方法,其特征在于,所述富Si和/或富Ge的SiGeN层的沉积厚度为4nm~40nm。
4.如权利要求1所述的SONOS结构的制造方法,其特征在于,所述富Si和/或富Ge的SiGeN层中Si和N的摩尔比为6∶4~7∶3。
5.如权利要求1所述的SONOS结构的制造方法,其特征在于,所述富Si和/或富Ge的SiGeN层中Si和Ge的摩尔比为7∶3~20∶1。
6.如权利要求1所述的SONOS结构的制造方法,其特征在于,所述第一氧化层由Al₂O₃和/或SiO₂形成。
7.如权利要求1所述的SONOS结构的制造方法,其特征在于,所述第二氧化层由高介电常数的氧化物形成。
8.如权利要求7所述的SONOS结构的制造方法,其特征在于,所述高介电常数的氧化物选自Al₂O₃,HfO₂,ZrO₂,Ta₂O₅,SrTiO₃,La₂O₃,BaTiO₃的一种或几种。
9.如权利要求1所述的SONOS结构的制造方法,其特征在于,采用锡Sn或铅Pb替代所述Ge形成氮化物电荷捕获层。
10.如权利要求9所述的SONOS结构的制造方法,其特征在于,采用锡Sn替代所述Ge形成氮化物电荷捕获层时,沉积气体为Sn(C₂H₅)₄,SiH₄和NH₃气体,沉积温度为600-800°C,沉积压力为0.1-0.3Torr。
11.如权利要求9所述的SONOS结构的制造方法,其特征在于,采用铅Pb替代所述Ge形成氮化物电荷捕获层时,沉积气体为Pb(C₂H₅)₄,SiH₄和NH₃气体,沉积温度为600-800°C,沉积压力为0.1-0.3Torr。
12.一种SONOS结构,其特征在于,包括自下而上的硅衬底,第一氧化层,富Si和/或富Ge的SiGeN层,第二氧化层,多晶硅层,所述富Si和/或富Ge的SiGeN层的顶层含有Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒。
13.权利要求12所述的SONOS结构,其特征在于,所述富Si和/或富Ge的SiGeN层的厚度为4nm~40nm。
14.权利要求13所述的SONOS结构,其特征在于,所述富Si和/或富Ge的SiGeN层中,Si和N的摩尔比为6∶4~7∶3。
15.权利要求13所述的SONOS结构,其特征在于,所述富Si和/或富Ge的SiGeN层中,Si和Ge的摩尔比为7∶3~20∶1。
16.权利要求13所述的SONOS结构,其特征在于,所述富Si和/或富Ge的SiGeN层含有Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒的顶层厚度为ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="325"/>
17.权利要求13所述的SONOS结构其特征在于所述第一氧化层由Al₂O₃和/或SiO₂形成。
18.权利要求13所述的SONOS结构,其特征在于,所述第二氧化层由高介电常数的氧化物形成。
19.权利要求18所述的SONOS结构,其特征在于,所述高介电常数的氧化物选自Al₂O₃,HfO₂,ZrO₂,Ta₂O₅,SrTiO₃,La₂O₃,BaTiO₃的一种或几种。
20.一种SONOS结构,其特征在于,包括自下而上的硅衬底,第一氧化层,富Si和/或富Sn的SiSnN层,第二氧化层,多晶硅层,所述富Si和/或富Sn的SiSnN层的顶层含有Si纳米晶粒,和/或Sn纳米晶粒,和/或SiSn纳米晶粒。
21.一种SONOS结构,其特征在于,包括自下而上的硅衬底,第一氧化层,富Si和/或富Pb的SiPbN层,第二氧化层,多晶硅层,所述富Si和/或富Pb的SiPbN层的顶层含有Si纳米晶粒,和/或Pb纳米晶粒,和/或SiPb纳米晶粒。技术领域
本发明涉及半导体集成电路制造领域,尤其涉及一种SONOS结构及制造方法。
背景技术
在半导体集成电路制造中,SonOS(硅-氧化物-氮化物-氧化物-硅)复合栅结构的氮化物层是在深能级中捕获电荷,具有良好的电荷保持特性和较强的电荷捕获点定位性,使得SONOS结构具备优于其他栅极结构的存储特性,被广范应用于快闪存储器制造中。目前,SONOS结构的制造一般采用工艺流程为:第一步(如图1A),提供硅衬底100,在所述硅衬底100上依次沉积第一氧化层101,氮化硅层102,第二氧化层103和多晶硅层104;第二步(如图1B),刻蚀所述多晶硅层104,第二氧化层103,氮化硅层102和第一氧化层101,形成SONOS复合栅结构。随着快闪存储器的尺寸进一步减小,低擦除速度和高保持电荷的损失是具有电荷捕获层的快闪存储器制造必须面临的挑战。当作为氮化物的氮化硅层中Si与N的摩尔比组成不同时,其相应的电荷捕获性能也不同,而且由于擦除状态下的电荷损失依赖于氮化硅层内部自建电场作用下空穴的重新分布,因此高的Si与N的摩尔比组成,即富Si组成,可使氮化硅层获得更好的电荷捕获性能和更低的电荷损失,进而提高SONOS器件的数据存储能力和写入/擦除速度。然而,现有工艺制造的SONOS结构的SiN层(氮化物)中Si与N的摩尔比为3∶4,不能满足高性能SONOS器件对富Si氮化物层的要求,因此需要一种新的SONOS结构及其制造方法,以获得具有较高电荷捕获和保持能力的富Si氮化物层。
发明内容
本发明的目的在于提供一种SONOS结构及制造方法,能有效提高氮化物层的电荷捕获和保持能力,抑制保持电荷损失,提高器件的数据存储能力及写入/擦除速度。为解决上述问题,本发明提出一种SONOS结构的制造方法,该方法包括如下步骤:提供硅衬底,在所述硅衬底上依次沉积第一氧化层,富Si和/或富Ge的SiGeN层;等离子体氧化处理所述富Si和/或富Ge的SiGeN层顶层,并进行快速退火处理;在所述富Si和/或富Ge的SiGeN层上依次沉积第二氧化层和多晶硅层;刻蚀所述多晶硅层,第二氧化层,富Si和/或富Ge的SiGeN层和第一氧化层,形成SONOS复合栅结构。进一步的,所述富Si和/或富Ge的SiGeN层采用CVD气相沉积工艺或热炉沉积工艺形成。进一步的,所述富Si和/或富Ge的SiGeN层的沉积厚度为4nm~40nm。进一步的,等离子体氧化处理所述富Si和/或富Ge的SiGeN层顶层ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="165"/>ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="159"/>的厚度。进一步的,所述富Si和/或富Ge的SiGeN层中Si和N的摩尔比为6∶4~7∶3。进一步的,所述富Si和/或富Ge的SiGeN层中Si和Ge的摩尔比为7∶3~20∶1。进一步的,所述第一氧化层由Al₂O₃和/或SiO₂形成。进一步的,所述第二氧化层由高介电常数的氧化物形成。进一步的,所述高介电常数的氧化物选自Al₂O₃,SiO₂,HfO₂,ZrO₂,Ta₂O₅,SrTiO₃,La₂O₃,BaTiO₃的一种或几种。进一步的,采用锡Sn或铅Pb替代所述Ge形成氮化物电荷捕获层。进一步的,采用锡Sn替代所述Ge形成氮化物电荷捕获层时,沉积气体为Sn(C₂H₅)₄,SiH₄和NH₃气体,沉积温度为600-800°C,沉积压力为0.1-0.3Torr。进一步的,采用铅Pb替代所述Ge形成氮化物电荷捕获层时,沉积气体为Pb(C₂H₅)₄,SiH₄和NH₃气体,沉积温度为600-800°C,沉积压力为0.1-0.3Torr。根据本发明的另一面,提供一种SONOS结构,包括自下而上的硅衬底,第一氧化层,富Si和/或富Ge的SiGeN层,第二氧化层,多晶硅层,所述富Si和/或富Ge的SiGeN层的顶层含有Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒。进一步的,所述富Si和/或富Ge的SiGeN层的厚度为4nm~40nm。进一步的,所述富Si和/或富Ge的SiGeN层中,Si和N的摩尔比为6∶4~7∶3,Si和Ge的摩尔比为7∶3~20∶1。进一步的,所述富Si和/或富Ge的SiGeN层含有Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒的顶层厚度为ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="324"/>进一步的,所述第一氧化层由Al₂O₃和/或SiO₂形成。进一步的,所述第二氧化层由高介电常数的氧化物形成。进一步的,所述高介电常数的氧化物选自Al₂O₃,SiO₂,HfO₂,ZrO₂,Ta₂O₅,SrTiO₃,La₂O₃,BaTiO₃的一种或几种。根据本发明的又一面,提供一种SONOS结构,包括自下而上的硅衬底,第一氧化层,富Si和/或富Sn的SiSnN层,第二氧化层,多晶硅层,所述富Si和/或富Sn的SiSnN层的顶层含有Si纳米晶粒,和/或Sn纳米晶粒,和/或SiSn纳米晶粒。根据本发明的又一面,提供一种SONOS结构,包括自下而上的硅衬底,第一氧化层,富Si和/或富Pb的SiPbN层,第二氧化层,多晶硅层,所述富Si和/或富Pb的SiPbN层的顶层含有Si纳米晶粒,和/或Pb纳米晶粒,和/或SiPb纳米晶粒。与现有技术相比,本发明通过CVD气相沉积形成富Si和/或富Ge的SiGeN层,并通过等离子体氧化处理富Si和/或富Ge的SiGeN层的顶层形成纳米晶粒层,从而以未经处理的SiGeN层和纳米晶粒层作为电荷捕获层,得到了硅衬底-第一氧化层-SiGeN层-纳米晶粒层-第二氧化层-多晶硅的堆叠结构,一方面通过富Si和/或富Ge的SiGeN层,增大电荷捕获层的电荷捕获陷阱密度和各层界面势垒高度,增强电荷捕获层内部自建电场,有效提高该层的电荷捕获和保持性能,抑制保持电荷损失;另一方面采用纳米晶粒层的Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒作为电荷捕获点,其能带隙较小,阱位置较稳定,使得纳米晶粒层捕获的电荷不易失去,具有较高的电荷捕获和保持能力;再加上SiGeN层为锗掺杂氮化硅层,利用Ge有更多悬键,进一步提高电荷的存储。因此,由此获得的SONOS结构可有效提高氮化物层的电荷捕获和保持能力,抑制保持电荷损失,进而提高器件的数据存储能力及写入/擦除速度。
附图说明
图1A至1B是现有技术的SONOS结构的制造工艺示意图;图2是本发明的SONOS结构的制造工艺流程图;图3A至3D是本发明的具体实施例的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的SONOS结构及制造方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式,仅用于方便、明晰地辅助说明本发明实施例的目的。如图2所示,本发明提出一种SONOS结构的制造方法,该方法包括S201~S204步骤,下面结合图3A~3D,对上述SONOS结构的制造方法的各步骤作详细的描述。S201,提供硅衬底,在所述硅衬底上依次沉积第一氧化层,富Si和/或富Ge的SiGeN层。请参考图3A,在硅衬底300上,依次沉积第一氧化层301,富Si和/或富Ge的SiGeN层302(富硅和/或富锗的锗掺杂氮化硅层)。第一氧化层301,作为器件的隧穿氧化层,用于衬底漏/源区电荷的隧穿,可以由Al₂O₃和/或SiO₂采用常规的热氧化工艺制作。优选的,以摩尔比Si∶N为6∶4~7∶3,Si∶Ge为7∶3~20∶1,采用CVD气相沉积工艺或热炉沉积工艺进行沉积,形成富Si和/或富Ge的SiGeN层302,沉积厚度为4nm~40nm。本步骤中,引入富Si和/或富Ge的SiGeN层302作为器件的电荷捕获层,提高了电荷捕获陷阱密度,增强了该层内部自建电场,可以有效提高该层的电荷捕获和保持性能,抑制保持电荷损失。S202,等离子体氧化处理所述富Si和/或富Ge的SiGeN层顶层,并进行快速退火处理。请参考图3B,采用等离子体氧化法,对所述富Si和/或富Ge的SiGeN层302的顶层进行处理,处理部分的厚度为ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="359"/>生成Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒,接着进行快速退火处理,进一步促进Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒的生成,最终得到含有Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒的纳米晶粒层302a。纳米晶粒层302a和未经处理的SiGeN层302b同时作为电荷捕获层时,纳米晶粒层302a中Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒作为电荷捕获点,其能带隙较小阱位置较稳定,使得纳米晶粒层302a捕获的电荷不易失去,具有较高的电荷捕获和保持能力。本步骤获得了硅衬底-第一氧化层-SiGeN层-纳米晶粒层堆叠结构,通过电荷捕获层内部自建电场和各层界面势垒高度差,进一步提高器件的电荷捕获和保持性能,抑制保持电荷损失,进而提高器件的数据存储能力及写入/擦除速度。S203,在所述富Si和/或富Ge的SiGeN层上依次沉积第二氧化层和多晶硅层。请参考图3C,在所述纳米晶粒层302a上依次沉积第二氧化层303和多晶硅层304,第二氧化层303作为阻挡氧化层,用于阻挡穿过纳米晶粒层302a的电荷,可以由高介电常数的氧化物采用常规的热氧化工艺沉积。所述高介电常数的氧化物选自Al₂O₃,SiO₂,HfO₂,ZrO₂,Ta₂O₅,SrTiO₃,La₂O₃,BaTiO₃的一种或几种。多晶硅层304作为栅电极层,可以采用常规的CVD气相沉积。本步骤获得了纳米晶粒层-第二氧化层-多晶硅的堆叠结构,通过电荷捕获层内部自建电场及各层界面势垒高度差,进一步抑制保持电荷损失,提高器件数据存储能力及写入/擦除速度。S204,刻蚀所述多晶硅层,第二氧化层,富Si和/或富Ge的SiGeN层和第一氧化层,形成SONOS复合栅结构。请参考图3D,对多晶硅层304,第二氧化层303,富Si和/或富Ge的SiGeN层302,第一氧化层301依次刻蚀,停止在硅衬底300上,形成SONOS复合栅结构。在本发明其他实施例中,还可以采用锡Sn或铅Pb替代所述Ge,来制造SONOS结构的氮化物层(电荷捕获层)采用锡Sn替代所述Ge形成氮化物电荷捕获层时,沉积气体为Sn(C₂H₅)₄,SiH₄和NH₃气体,沉积温度为600-800°C,沉积压力为0.1-0.3Torr。采用铅Pb替代所述Ge形成氮化物电荷捕获层时,沉积气体为Pb(C₂H₅)₄,SiH₄和NH₃气体,沉积温度为600-800°C,沉积压力为0.1-0.3Torr。根据本发明的另一面,提供一种采用上述制造方法得到的SONOS结构,参考图3D,包括自下而上的硅衬底(S)300,第一氧化层(O)301,富Si和/或富Ge的SiGeN层(N)302,第二氧化层(O)303,多晶硅层(S)304。所述富Si和/或富Ge的SiGeN层302厚度为4nm~40nm,其中Si和N的摩尔比为6∶4~7∶3,Si和Ge的摩尔比为7∶3~20∶1,所述富Si和/或富Ge的SiGeN层顶层ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="321"/>厚度的部分302a含有Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒。所述第一氧化层由SiO₂,或Al₂O₃和SiO₂形成,所述第二氧化层由高介电常数的氧化物形成,所述高介电常数的氧化物选自Al₂O₃,SiO₂,HfO₂,ZrO₂,Ta₂O₅,SrTiO₃,La₂O₃,BaTiO₃的一种或几种。根据本发明的又一面,提供一种SONOS结构,包括自下而上的硅衬底,第一氧化层,富Si和/或富Sn的SiSnN层,第二氧化层,多晶硅层,所述富Si和/或富Sn的SiSnN层的顶层含有Si纳米晶粒,和/或Sn纳米晶粒,和/或SiSn纳米晶粒。根据本发明的又一面,提供一种SONOS结构,包括自下而上的硅衬底,第一氧化层,富Si和/或富Pb的SiPbN层,第二氧化层,多晶硅层,所述富Si和/或富Pb的SiPbN层的顶层含有Si纳米晶粒,和/或Pb纳米晶粒,和/或SiPb纳米晶粒。综上所述,本发明通过CVD气相沉积形成富Si和/或富Ge的SiGeN层,并通过等离子体氧化处理富Si和/或富Ge的SiGeN层的顶层形成纳米晶粒层,从而以未经处理的SiGeN层和纳米晶粒层作为电荷捕获层,得到了硅衬底-第一氧化层-SiGeN层-纳米晶粒层-第二氧化层-多晶硅的堆叠结构,一方面通过富Si和/或富Ge的SiGeN层,增大电荷捕获层的电荷捕获陷阱密度和各层界面势垒高度,增强电荷捕获层内部自建电场,有效提高该层的电荷捕获和保持性能,抑制保持电荷损失;另一方面采用纳米晶粒层的Si纳米晶粒,和/或Ge纳米晶粒,和/或SiGe纳米晶粒作为电荷捕获点,其能带隙较小,阱位置较稳定,使得纳米晶粒层捕获的电荷不易失去,具有较高的电荷捕获和保持能力;再加上SiGeN层为锗掺杂氮化硅层,利用Ge有更多悬键,进一步提高电荷的存储。因此,由此获得的SONOS结构可有效提高氮化物层的电荷捕获和保持能力,抑制保持电荷损失,进而提高器件的数据存储能力及写入/擦除速度。显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。